А. К. Поляков Языки VHDL и VERILOG в проектировании цифровой аппаратуры

А. К. Поляков Языки VHDL и VERILOG в проектировании цифровой аппаратуры

скачать

Рецензия на эту книгу А. К. Поляков Языки VHDL и VERILOG в проектировании цифровой аппаратуры. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем. В приложение вынесены справочные данные по языкам VHDL и VERILOG. С единых позиций изложены основные концепции этих языков. Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language – HDL) – Verilog и VHDL. Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов. Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств. файл А. К. Поляков Языки VHDL и VERILOG в проектировании цифровой аппаратуры загрузил: alexin1966.

Стивен Кинг Mis hundi suus, see hundi oma

Далее

Злачевская Галия Мансуровна Стильные и модные платья. Шьем легко и просто, без примерок и подгонок

Далее

Дмитрий Константинович Лесных Тени Реальности

Далее

Казакова, Вера Александровна Уголовно-исполнительное право России : учебник

Далее

Братья Гримм, Бременские уличные музыканты

Далее

1 комментариев on "А. К. Поляков Языки VHDL и VERILOG в проектировании цифровой аппаратуры"

Добавить комментарий

Ваш e-mail не будет опубликован. Обязательные поля помечены *